	★ /		U.S. s are required to respond to a co Application Number Filing Date First Named Inventor Art Unit Examiner Name	collection 1	and Trad	04
Total Number of Pages in This Submission 3			Attorney Docket Number		/IAP010	1USA
		ENCI	LOSURES (Check al	II that a	anniv)	
Amendme And	fter Final ffidavits/declaration(s) n of Time Request Abandonment Request on Disclosure Statement Copy of Priority		Drawing(s) Licensing-related Papers Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Terminal Disclaimer Request for Refund CD, Number of CD(s)	tion		After Allowance communication to Technology Center (TC) Appeal Communication to Board of Appeals and Interferences Appeal Communication to TC (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please Identify below):
Firm	T		OF APPLICANT, ATTO	ORNE	Y, OR	AGENT
or Individual name	Winston Hsu, Reg. I	No.: 41,5	526			
Signature		1/6	motorite	ta	U	
Date		n17000				
		FRTIFIC	CATE OF TRANSMISS	SION	MAIL	NG
	at this correspondence is be as first class mail in an en	eing facsi	mile transmitted to the USP	PTO or d	deposite	ed with the United States Postal Service with D. Box 1450, Alexandria, VA 22313-1450 on
Typed or printed	name					

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature



PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
J.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$) 0.00

Complete if Known					
Application Number	10/708,638				
Filing Date	03/17/2004				
First Named Inventor	Chi-Yang Lin				
Examiner Name					
Art Unit					
Attorney Docket No.	VIAP0101USA				

METH	OD OF PA	YMENT (check all that	apply)	FEE CALCULATION (continued)						
Check Credit card Money Other None					3. ADDITIONAL FEES					
Deposit	Account:	Order U		Large Fee		Small				
Deposit							Fee (\$)	Fee Description	Fee Paid	
Account Number	50-0801			1051	130	2051		Surcharge - late filing fee or oath	, co , aid	
Deposit Account	eposit North America International Patent Office					2052	25	Surcharge - late provisional filing fee or		
Name				1053	130	1053	130	cover sheet Non-English specification		
Charge fee		to: (check all that apply) selow	verpayments		2,520			For filing a request for ex parte reexamination		
i= -	•	e(s) or any underpayment of		1804	920*	1804	920*	Requesting publication of SIR prior to		
		elow, except for the filing		1905	1,840*	1805	1 840*	Examiner action Requesting publication of SIR after		
to the above-ic		•		1803	1,040	1603	1,040	Examiner action		
	FEE (CALCULATION		1251	110	2251	55	Extension for reply within first month	0.00	
1. BASIC F	ILING FEE	. garan endag deserved		1252	420	2252	210	Extension for reply within second month		
	Small Entity	5 - 5 - 1 - 1 - 1	C D-id	1253	950	2253	475	Extension for reply within third month		
	Fee Fee Code (\$)	Fee Description	Fee Paid	1254	1,480	2254	740	Extension for reply within fourth month		
1001 770	2001 385	Utility filing fee		1255	2,010	2255	1,005	Extension for reply within fifth month		
1002 340	2002 170	Design filing fee		1401	330	2401	165	Notice of Appeal		
1003 530	2003 265	Plant filing fee		1402	330	2402		Filing a brief in support of an appeal		
1004 770	2004 385	Reissue filing fee		1403	290	2403	145	Request for oral hearing		
1005 160	2005 80	Provisional filing fee			1,510	1451		Petition to institute a public use proceeding		
i i		SUBTOTAL (1) (\$) 0.	00	1452	110	2452	55	Petition to revive - unavoidable		
2. EXTRA	CLAIM FEE	S FOR UTILITY AND	REISSUE		1,330	2453		Petition to revive - unintentional		
	· · · · · · · · · · · · · · · · · ·	Fee fro	m		1,330	2501		Utility issue fee (or reissue)		
Total Claims	-20	Extra Claims <u>below</u> 0** = X] = Fee Paid	1502	480	2502		Design issue fee		
Independent Claims		3** = X		1503 1460	640 130	2503 1460		Plant issue fee Petitions to the Commissioner		
Multiple Depe	ndent '			1807	50					
Large Entity	Small Entit	·	-			1807		Processing fee under 37 CFR 1.17(q)		
Fee Fee Code (\$)	Fee Fee Code (\$)		- (1806	180	1806		Submission of Information Disclosure Stmt Recording each patent assignment per		
1202 18	2202	9 Claims in excess of 20	_ 118	8021	40	8021	1 40	Recording each patent assignment per property (times number of properties)		
1201 86		13 Independent claims in		1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))		
1203 290	2203 14			1810	770	2810	385	For each additional invention to be examined (37 CFR 1.129(b))		
1204 86	2204 4	** Reissue independen over original patent	t claims	1801	770	2801	385			
1205 18	2205	9 ** Reissue claims in ex and over original pate		1802	900	1802	900	Request for expedited examination of a design application		
	ÇII	BTOTAL (2) (\$)	0.00	Other	fee (sp	ecify) _				
**or numbe		aid, if greater; For Reissues		*Redu	iced by	Basic I	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00		
		TO 1.								

SUBMITTED BY					(Complete (if applicable))				
Name (Print/Type)	Winston Hsu	/	1		4	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature		1	ls	10	100	o Hoes	,	Date	4/7/2001

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



PTO/SB/02B (11-00)

Approved for use through 10/31/2002. OMB 0651-0032


U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092122249	Taiwan R.O.C	08/13/2003		
	•			

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 08 月 13 日

Application Date

申 請 案 號: 092122249

Application No.

申 請 人: 威盛電子股份有限公司

Applicant(s)

司

Director General







發文日期: 西元 2003年 10 月 9

Issue Date

發文字號: Serial No.

09221018520

f.

申請日期:	IPC分類
申請案號:	

以上各欄	由本局填	發明專利說明書
		%"分子们就仍音
_	中文	依據螢幕之輸入阻抗校正顯示驅動電壓之顯示控制電路及方法
、 明名稱	英 文	DISPLAY CONTROLLER AND RELATED METHOD FOR CALIBRATING DISPLAY DRIVING VOLTAGES ACCORDIGN TO INPUT RESISTANCE OF A MONITOR
	姓 名 (中文)	1. 林繼揚
=	(英文)	1.Lin, Chi-Yang
發明人 共2人)	國 籍 (中英文)	1. 中華民國 TW
-	住居所 (中 文)	1. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	1.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
·	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
=	國籍(中英文)	1. 中華民國 TW
申請人 共1人)	住居所 (營業所) (中 文)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwa R.O.C.
	代表人(中文)	1.王雪紅
	代表人(英文)	1. Wang, Hsueh-Hung

申請日期:	IPC分類	
申請案號:		
		5

(以上各欄	由本局填	發明專利說明書
	中文	
發明名稱	英文	
	姓 名(中文)	2. 陳志平
=	姓 名 (英文)	2. Chen, Peter
發明人 (共2人)	國籍(中英文)	2. 中華民國 TW
	住居所(中 文)	2. 台北縣新店市中正路五三三號八樓
	住居所(英文)	2.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三.	國籍(中英文)	
申請人 (共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人(中文)	
	代表人(英文)	
MICH SURVEY SERVE	150.01.79.121	PP CSC NATURE DE



四、中文發明摘要 (發明名稱:依據螢幕之輸入阻抗校正顯示驅動電壓之顯示控制電路及方法)

五、(一)、本案代表圖為:第 3 圖 (二)、本案代表圖之元件代表符號簡單說明

66 數位/類比轉換電路

68 電壓校正電路

74、90 運算放大器

75、86 電阻


76 電流比率控制電路


78 狀態機

82、83a、83b、83c、84、85 電晶體

六、英文發明摘要 (發明名稱:DISPLAY CONTROLLER AND RELATED METHOD FOR CALIBRATING DISPLAY DRIVING VOLTAGES ACCORDIGN TO INPUT RESISTANCE OF A MONITOR)

A display controller and a related method for calibrating display driving voltages according to input resistance of a monitor. The display controller has a random access memory digital-to-analog converter (RAMDAC) for converting a display data into a corresponding display driving voltage. The RAMDAC has a current mirror circuit for converting the display data to an output






四、中文發明摘要 (發明名稱:依據螢幕之輸入阻抗校正顯示驅動電壓之顯示控制電路及方法)

代表化學式

六、英文發明摘要 (發明名稱:DISPLAY CONTROLLER AND RELATED METHOD FOR CALIBRATING DISPLAY DRIVING VOLTAGES ACCORDIGN TO INPUT RESISTANCE OF A MONITOR)

current in proportion to a reference current according to a mirror ratio, and a voltage calibration circuit for adjusting the mirror ratio according to the display driving voltage and a predetermined display driving voltage to make the display driving voltage approach the predetermined display driving voltage with an adjustment of the output current.



一、本案已向				·
國家(地區)申請專利	申請日期	案號 .	主張專利法第二十四條第一項優	1
•		·		
		無		
		7/11/	,	
		• .		
	·			
二、□主張專利法第二十	五條之一第一項係	憂先權:		
申請案號:		ام ا		
日期:	·	無		
三、主張本案係符合專利:	法第二十條第一項	頁□第一款但書或[]第二款但書規定之期間	-
日期:		•		
四、□有關微生物已寄存	於國外:			
寄存國家:		血	4 · · · · · · · · · · · · · · · · · · ·	
寄存機構: 寄存日期:		無		
寄存號碼:	•			
□有關微生物已寄存力 寄存機構:	於國內(本局所指	定之寄存機構):		
可行機構: 寄存日期:	*	無		. *
寄存號碼:				
□熟習該項技術者易力	於獲得,不須寄存			
		*	*	
· · · · · · · · · · · · · · · · · · ·				
			· .	

五、發明說明 (1)


發明所屬之技術領域



先前技術

請參閱圖一為習知電腦系統 10的功能方塊示意圖。其包 含有一中央處理器 (CPU) 12, 一北橋電路 14, 一系統記 憶體16,一顯示控制電路18,以及一螢幕20。中央處理 器 12用來控制電腦系統 10的運作, 北橋電路 14用來協調 系統記憶體16、顯示控制電路18以及中央處理器12之間 的訊號傳輸,系統記憶體16用來儲存中央處理器12的運 算資料,而顯示控制電路18則用來輸出影像訊號以驅動 螢幕20顯示畫面。顯示控制電路18包含有一顯示晶片 22, 一顯示記憶體 24, 以及一數位/類比轉換電路 26, 此 外,顯示記憶體24中的包括一運算資料暫存區塊28以及 一影像資料暫存區塊30。顯示晶片22可執行2D及3D圖形 運算,並儲存於資料暫存區塊28,且將對應螢幕20上每 一像素 (pixel) 的顯示資料 (對應像素的灰階值 (gray level))記錄於影像資料暫存區塊 30, 然後, 數位/類比 轉換電路26便將影像資料暫存區塊30內顯示資料(數位 訊號)轉換為相對應顯示驅動電壓(類比訊號),並輸 出至螢幕20來顯示。






五、發明說明 (2)

以陰極射線管(cathode ray tube, CRT)螢幕來說,顯示控制電路 18的製造,係依據螢幕的標準輸入阻抗 75歐姆,來設定顯示資料(數位訊號)與顯示驅動電壓(類比訊號)之間的轉換關係,因此當同一顯示控制電路 18用來驅動不同的螢幕 20時,由於不同的螢幕 20可能具有的輸入阻抗為 (75± △ R)歐姆,因此造成同一顯示資料於不同的螢幕 20上輸出不同亮度的影像畫面,因此造成顯示品質不佳。

發明內容

因此本發明的主要目的在於提供一種可依據螢幕之輸入阻抗校正顯示驅動電壓之顯示控制電路,使螢幕所顯示的影像畫面具有一致的顯示品質。





五、發明說明 (3).

流,使該顯示驅動電壓趨近該預定顯示驅動電壓。

本發明之申請專利範圍另提供一種校正一顯示驅動電壓之方法,其包含有:依據一參考電流,使一顯示資料轉換成與該參考電流具有一電流比率之一輸出電流,該關出電流並產生對應該顯示驅動電壓後,修正該電流比率,以動電壓及一預定顯示驅動電壓後,修正該預定顯示驅動電壓。

實施方式

請參閱圖二為本發明電腦系統50的功能方塊示意圖。其與第一圖相同之處在此不再重複說明,其中與第一圖最大對不同之處在數位/類比轉換電路66中設置有一電壓校正電路(voltage calibration circuit)68。而電壓校正電路68係依據螢幕60的輸入阻抗來校正該顯示驅動電壓,並輸出校正後之顯示驅動電壓至螢幕60,以驅動螢幕60上的像素輸出的畫面。

請參閱圖三為圖二所示之數位/類比轉換電路66的電路示意圖。數位/類比轉換電路66條使用電流鏡(current mirror)架構來產生輸出電流 Iout。運算放大器(operational amplifier, OP)74用來作為一緩衝器





五、發明說明 (4)

(buffer),端點 A的電壓準位為一參考電壓 Vref,流經 電阻 75的 參考 電流 Iref為 (Vref/R1), 由於 參考 電壓 Vref 與電阻值為 R1係為定值, 參考電流 Iref可視為一電流 源。當電流比率控制電路 76未啟動,端點 A可視為直接連 接於端點 B。電晶體 82與電晶體 83a之間形成一電流鏡的 架構,即電晶體 82、83a構成之兩電流路徑所傳導之電流 間對應一比例關係;同樣地,電晶體 82與電晶體 83b形成 一電流鏡架構,以及電晶體 82與電晶體 83c形成一電流鏡 架構,實際上可有 n個電晶體與電晶體 82以電流鏡方式產 生複數個鏡電流 I_{n-1} 、 I_{n-2} …、 I_0 。假設電晶體 83a之通道 寬度/長度比(W/L ratio)為電晶體 82之通道寬度/長度 比的 2^{n-1} *L倍,鏡電流 I_{n-1} 即 等於 2^{n-1} *L*Iref,電晶體 83b之 通道寬度/長度比係為電晶體 82之通道寬度/長度比的 2 n-2 *L倍, 鏡電流 I_{n-}即等於 2ⁿ⁻²*L*Iref, 電晶體 83c之通道寬 度/長度比即為電晶體 82之通道寬度/長度比的 2 0*L倍,鏡 電流 I 即 等於 2 0*L*Iref。

此外,開關單元 SW_{n-1} 、 SW_{n-2} 、……、 SW條用來控制輸出電流 Ioutho 大小,以開關單元 SW_{n-} 為例,其包含有兩電晶體 84、 85之閘極(gate)分別連接於互為反相之電壓準位,當開關單元 SW_{n-} 之電晶體 85導通時,鏡電流 I_{n-} 便可傳輸至數位 /類比轉換電路 66之輸出端(亦即端點 C)。 顯示資料的位元長度為 Π ,且由資料位元 D_{n-1} 、 D_{n-2} 、……、 D 所構成,其中資料位元 D_{n-1} 、 D_{n-2} 、……、 D 們 以





五、發明說明 (5)

控制鏡電流 I_{n-1}、 I_{n-2}、……、 I 是 否可輸出至端點 C (輸出) ,所以輸出電流 I out以下列方程式 (1)表示:

 $Iout = I_{n-1} + I_{n-2} + \cdots + I_0 = 2^{n-1} * L * Iref * D_{n-1} + 2^{n-2} * L * Iref * D_{n-2} + \cdots + 2^{0} * L * Iref * D_0$ 方程式(1)

若顯示資料以8位元來表示256種不同的灰階值0~255,其 中 "0000000"對應灰階值0,而 "1111111"對應灰階值 255, 當對應灰階值 255時, 資料位元 D_{n-1}、 D_{n-2}、……、 D₀ 均對應邏輯值"1",各開關單元SWn-1、SWn-2、……、SW的 會傳輸鏡電流 I_{n-1}、 I_{n-2}、 ··· ·· 、 I 產端點 C, 亦即輸出電流 Iout係為所有鏡電流 I_{n-1} 、 I_{n-2} 、 … … 、 I 的總和 ,因此 Iout= $(2^{7}+2^{6}+2^{5}+2^{4}+2^{3}+2^{2}+2^{1}+2^{0})*L*Iref = 255*L*Iref$ \(\alpha\) 灰階值 0時,資料位元 D_{n-1}、 D_{n-2}、……、 D 约 對 應 邏 輯 值 "0", 各 開 關 單 元 SW_{n-1}、 SW_{n-2}、 ··· ·· 、 SW 的 將 鏡 電 流 I_{n-} I_{n-2} 、… … 、 I_0 至端點 C,所以輸出電流 I_0 配流值為 0, 而依據方程式(1)可知 Iout=0*Iref=0。如圖三所示, 端點 C經由電阻 86而連接至接地端 Gnd, 因此電阻 86為螢 幕 60的 等 效 輸 入 阻 抗 , 端 點 C的 電 壓 準 位 即 為 數 位 /類 比 轉換電路 66轉換顯示資料所產生的顯示驅動電壓,所以 若電阻 86的電阻值為 R2,則該顯示驅動電壓即為輸出電 流 Iout與電阻值 R2的乘積。






五、發明說明 (6)

請參閱圖四為圖三之電流比率控制電路76的電路示意 圖。其包含有複數個電流比率設定單元 88a、 88b、 88c (在此僅顯示三個)。當電流比率控制電路76啟動後,電 流比率設定單元 88a、88b、88c作為分流電路以調節實際 流過電晶體 82的電流 Iref',由於參考電流 Iref可視為一 電流源,所以當越多分流電路啟動時,電流 Iref'的電流 值相對地越小。以電流比率設定單元 88a為例,其包含有 電晶體 90a、91a、92a、93a, 其中電晶體 90a、91a分別 為一PMOS電晶體及一NMOS電晶體,若控制位元C邏輯 值"1",電晶體90a、91a所構成的電晶體開關會開啟,使 電晶體 82、93a的 閘極連接, 而電晶體 92a為非導通狀 態。參考電壓 Vref的適當設定可使電晶體 82進入飽和狀 (saturation),而電晶體 93a的汲極、源極與閘極分 別電連接於電晶體 82的汲極、源極與閘極,所以電晶體 93a亦同樣地進入飽和狀態,若電晶體 93a與的通道寬度/ 長度比為電晶體 82之通道寬度/長度比的 K倍,則流經電 晶體 82的 參考 電 流 Iref'為 [1/(1+K)]*Iref; 相 反 地 , 若 控制位元 C邏輯值 "0", 電晶體 90a、 91a所構成的電晶體 開關並不會被開啟,同時電晶體 92a導通,造成電晶體 93a的 閘極趨近高電壓準位 Vdd, 電晶體 93a並不會導通, 所以參考電流 Iref'即會等於參考電流 Iref。

同理,對於電流比率設定單元 88b來說,若控制位元 C對應 邏輯值 "1",且電晶體 93b的通道寬度/長度比設定為電







五、發明說明 (7)

晶體 82之通道寬度 /長度比的 2* K倍,流經電晶體 82的参考電流 Iref'為 [1/(1+2*K)]* Iref;相反地,若控制位元 C邏輯值 "0",参考電流 Iref'會等於參考電流 Iref。因此,若電流比率控制電路 76包含 m個電流比率設定單元,而控制位元 C_0 、 C_1 、……、 C_m .用來控制是否調整參考電流 Iref',以及電晶體(例如電晶體 93a、 93b)的通道寬度 /長度比與電晶體 82之通道寬度 /長度比例關係依序為 K*2 T($0 \le T \le m-1$),亦即電晶體 93a(對應控制位元 C_0)的通道寬度 /長度比係為電晶體 82之通道寬度 /長度比的 K*2 陪,電晶體 93b(對應控制位元 C_1)的通道寬度 /長度比的 K*2 陪,電晶體 82之通道寬度 /長度比的 K*2 陪,成為電晶體 82之通道寬度 /長度比的 K*2 陪,以及電晶體 82之通道寬度 /長度比的 K*2 陪,以及電晶體 82之通道寬度 /長度比的 K*2 陪,以及電晶體 82之通道寬度 /長度比的 80 表 電流 Iref'表示如下。

$$Iref' = \frac{Iref}{1+K*C_0+2^1*K*C_1+.....+2^{(m-1)}*K*C_{(m-1)}}$$
 方程式(2)

當考慮電壓校正電路 68的運作下,將方程式(2)之電流 Iref'代入方程式(1)中的參考電流 Iref後,可得知本發明數位/類比轉換電路 66實際操作時的輸出電流 Iout表示為:





五、發明說明 (8)


$$Iout = (2^{n-1}*L*D_{n-1}+2^{n-2}*L*D_{n-2}+\cdots +2^{0}*L*D_{0}) *$$

$$\frac{Iref}{1+K*C_{0}+2^{1}*K*C_{1}+.....+2^{(m-1)}*K*C_{(m-1)}}$$
 方程式(3)

當數位/類比轉換電路 66讀取相同的資料位元 D_{n-1} 、 D_{n-2} 、 … … 、 D_{0} 來驅動不同輸入阻抗 $R_{in}(A)$ 、 $R_{in}(B)$ 的 螢幕 60時,經由控制位元 C_{0} 、 C_{1} 、 … … 、 C_{m-} 的適當設定可產生不同輸出電流 Iout(A)與 Iout(B),以使輸入阻抗 $R_{in}(A)$ 與輸出電流 Iout(A)的乘積等於輸入阻抗 $R_{in}(B)$ 與輸出電流 Iout(B)的乘積,即同一顯示資料驅動不同的螢幕 60時,數位/類比轉換電路 66會輸出相同的顯示驅動電壓。

請參閱圖五為圖三所示之狀態機 78的運作圖。狀態機 78翰出一設定值 SET至電流比率控制電路 76,設定值 SET位元長度為 m,即由控制位元 Co、Ci、……、Cm所構成。狀態機 78的運作對應三種狀態 95、 96、 97,而各狀態 95、 96、 97之間的轉變則與運算放大器 76所輸出的比較結果 Comp有關。運算放大器 80比較端點 C輸出的顯示驅動電壓以及一比較電壓 Vcomp,若顯示驅動電壓高於 Vcomp,則比較結果 Comp為一高電壓準位;相反地,若顯示驅動電壓低於 Vcomp,則比較結果 Comp為一低電壓準位。本實施例中,比較電壓 Vcomp為輸入阻抗為標準值 75歐姆的螢幕時所對應的顯示驅動電壓,同時於進行校正的過程中,數位/類比轉換電路 66會持續地依據一測試顯示資料來產






五、發明說明 (9)

生一顯示驅動電壓 Vtest輸出,其中顯示驅動電壓 Vtest等於輸出電流 Iout與電阻 86的電阻值 R2之乘積即。若端點 C輸出的顯示驅動電壓 Vtest大於比較電壓 Vcomp時,則表示螢幕 60的輸入阻抗(亦即電阻 86的電阻值 R2)大於理想值 75歐姆,因此電壓 校正電路 68必須降低輸出電流 Iout以調降顯示驅動電壓 Vtest;相反地,若端點 C輸出的顯示驅動電壓 Vtest,於比較電壓 Vcomp時,則表示螢幕 60的輸入阻抗(亦即電阻 86的電阻值 R2)小於理想值75歐姆,因此電壓校正電路 68必須增加輸出電流 Iout以調升顯示驅動電壓 Vtest。

上述校正的操作啟動時,致能訊號 EN啟動狀態機 78,同時初始各個控制位元 C_0 、 C_1 、……、 C_m -的邏輯值。本實體值 "1"來加以設定,而其餘控制位元 C_0 、 C_1 、……、 C_m -的邏輯值 "0"來加以設定,設定值 SET的初始值係介於 最大值(各個控制位元 C_0 、 C_1 、……、 C_m -的邏輯值 (各個控制位元 C_0 、 C_1 、……、 C_m -的邏輯值均為 "0")之間,所以設定值 SET可由該初始值 帮助 電壓 V test的目的,此外,依據方程式 (3)可知此時輸出電流 I Out Ou

I out = $(2^{n-1}+2^{n-2}+\cdots+2^{0})*L*$ $\frac{1}{1+2^{(m-1)}*K}*Iref$





五、發明說明 (10)


若電阻 86的電阻值 R2小於理想值 75歐姆,輸出電流 Iout的初始值流經電阻 86造成端點 C的顯示驅動電壓 Vtest小於比較電壓 Vcomp,比較結果 Comp輸出為邏輯值 "0",狀態機 78進入狀態 95,設定值 SET會遞減 1,使控制位元 C_{m-1} 為邏輯值 "0",其餘控制位元 C_0 、 C_1 、……、 C_m -邏輯值 "1",依據方程式 (3)可知輸出電流 Iout會增加。輸出電流 Iout的電流值如下所示。

I o u t =
$$(2^{n-1}+2^{n-2}+\cdots+2^{0})$$
 L $\frac{1}{1+K+2^{1}+K+.....+2^{(m-2)}+K}$ * Iref
$$= (2^{n-1}+2^{n-2}+\cdots+2^{0})$$
 L $\frac{1}{1+(2^{(m-1)}-1)+K}$ * Iref
$$> (2^{n-1}+2^{n-2}+\cdots+2^{0})$$
 L $\frac{1}{1+2^{(m-1)}+K}$ * Iref

輸出電流 Iout增大,造成顯示驅動電壓 Vtest上升,若顯示驅動電壓 Vtest仍小於比較電壓 Vcomp,則設定值 SET會再遞減 l以提升端點 C所輸出的輸出電流 Iout,上述操作會不斷地重複進行,直到顯示驅動電壓 Vtest超過比較電壓 Vcomp,比較結果 Comp轉為邏輯值 "1",狀態機 78由狀態 95轉換至另一狀態 96,並維持 (hold) 設定值 SET,亦即狀態機 78不再受比較結果 Comp的觸發來改變設定值 SET。

另一方面,若電阻 8 6的電阻值 R 2大於於理想值 75歐姆,







五、發明說明 (11)

輸出電流 Iout的初始值流經電阻 86造成端點 C的顯示驅動電壓 Vtest大於比較電壓 Vcomp, 比較結果 Comp對應邏輯值 "1"狀態機 78進入狀態 97, 設定值 SET會遞增 1, 使控制位元 C_m -邏輯值 "1", 控制位元 C_m - 避輯值 "1", 而其餘控制位元 C_1 、……、 C_m -奶 邏輯值 "0", 依據方程式 (3)可知輸出電流 Iout會降低。輸出電流 Iout的電流值如下所示。

I ou t =
$$(2^{n-1}+2^{n-2}+\cdots+2^{0})$$
 L $\frac{1}{1+K+2^{(m-1)}+K}$ * Iref
= $(2^{n-1}+2^{n-2}+\cdots+2^{0})$ *L* $\frac{1}{1+(1+2^{(m-1)})*K}$ * Iref
< $(2^{n-1}+2^{n-2}+\cdots+2^{0})$ *L* $\frac{1}{1+2^{(m-1)}*K}$ * Iref

輸出電流 Iout降低造成顯示驅動電壓 Vtest下降,若顯示驅動電壓 Vtest仍大於比較電壓 Vcomp,則設定值 SET會再遞增 l以降低端點 C所輸出的輸出電流 Iout,上述操作會不斷地重複進行,直到顯示比較電壓 Vcomp超過驅動電壓 Vtest,即比較結果 Comp轉為邏輯值 "0",狀態機 78曲狀態 97轉換至另一狀態 96, 並維持 (hold) 設定值 SET,亦即狀態機 78不再受比較結果 Comp的觸發來改變設定值 SET。一般而言,狀態機 78係由複數個正反器 (flip-flop) 構成,所以當狀態機 78進入狀態 96時,可停止觸發正反器而達到持續設定值 SET的目地。當數位/類比轉換電路 66進行數位顯示資料與類比顯示驅動電壓的轉換






五、發明說明 (12)

操作時,設定值 SET會控制電流比率控制電路 76來調整不同來階值的顯示驅動電壓。本實施例中,電流比率控制電路 76中電流比率設定單元 88a、88b、88c具有不同通道寬度/長度比,因此對參考電流 Iref'具有不同的校正量,然亦可使用相同的通道寬度/長度比,改成啟動電流比率設定單元數目來調整參考電流 Iref',當設定值 SET遞增時,增加電流比率設定單元啟動的數目以降低參考電流 Iref';當設定值 SET遞減時,降低電流比率設定單元啟動的數目以提升參考電流 Iref',亦屬本發明之範疇。






五、發明說明 (13)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明

圖式之簡單說明

圖一為習知電腦系統的功能方塊示意圖。

圖二為本發明電腦系統的功能方塊示意圖。

圖三為圖二所示之數位/類比轉換電路的電路示意圖。

圖四為圖三所示之電流比率控制電路的電路示意圖。

圖五為圖三所示之狀態機的運作示意圖。

圖式之符號說明


10	50	電腦系統	12 52	中	央	處 理	器
14	54	北橋 電路	16 • 56	系	統言	記憶	體



- 1. 一種顯示控制電路,適用在一螢幕上,包含:
- 一顯示晶片,傳送一顯示資料;以及一轉換電路,將該顯示資料轉換為一顯示驅動電壓,該轉換電路包含有:
- 一電流鏡電路,依據一參考電流及該顯示資料,產生與該參考電流具有一電流比率之一輸出電流,該輸出電流
- 傳送到該螢幕,產生對應該顯示驅動電壓;以及
- 一電壓校正電路,依據該顯示驅動電壓及一預定顯示驅動電壓,修正該電流比率,以調整該輸出電流,使該顯示驅動電壓邊近該預定顯示驅動電壓。
- 2. 如申請專利範圍第 1項所述之顯示控制電路,其中該電流鏡電路包含:
- 一第一電流路徑,傳輸該參考電流;以及複數個第二電流路徑,連接該第一電流路徑,用來傳輸複數個鏡電流至該轉換電路之輸出端,以形成該輸出電流。
- 3. 如申請專利範圍第2項所述之顯示控制電路,其中該電壓校正電路包含:
- 一電流比率控制電路,控制該電流比率;
- 一比較器,比較該顯示驅動電壓與該預定顯示驅動電壓,以產生一比較結果;以及一狀態機,依據該比較結果產生一設定值至該電流比率控制電路,以修正該電流比率。



- 4. 如申請專利範圍第 3項所述之顯示控制電路, 若該顯示驅動電壓大於該預定顯示驅動電壓,該狀態機輸出之設定值會降低該電流比率, 若該顯示驅動電壓小於該預定顯示驅動電壓,該狀態機輸出之設定值會增加該電流比率。
- 5. 如申請專利範圍第 3項所述之顯示控制電路,該電流比率控制電路包含複數個電流比率設定單元,且該電流比率控制電路依據該設定值啟動對應一預定數目之電流比率設定單元來調整該電流比率。
- 6. 如申請專利範圍第 5項所述之顯示控制電路,其中每一電流比率設定單元均對應同一校正量來調整該電流比率。
- 7. 如申請專利範圍第 5項所述之顯示控制電路,其中該複數個電流比率設定單元對應複數個不同的校正量來調整該電流比率。
- 8. 如申請專利範圍第 5項所述之顯示控制電路,其中每一電流比率設定單元與該第一電流路徑係以電流鏡方式連接。
- 9. 如申請專利範圍第 3項所述之顯示控制電路,其中若



該比較結果對應一第一邏輯準位,則該狀態機會進入一第一操作狀態修正該設定值,以驅使該電流比率控制電路降低該電流比率,以及若該比較結果對應一第二邏輯準位,則該狀態機會進入一第二操作狀態修正該設定值,以驅使該電流比率控制電路增加該電流比率。


- 10. 如申請專利範圍第 9項所述之顯示控制電路,其中若該狀態機處於該第一操作狀態,且該比較結果對應該第二邏輯準位,則該狀態機會由該第一操作狀態進入一第三操作狀態以維持該設定值,以及若該狀態機處於該第二操作狀態,且該比較結果對應該第一邏輯準位,則該狀態機會由該第二操作狀態進入該第三操作狀態以維持該設定值。
- 11. 一種校正一顯示驅動電壓之方法,其包含有:依據一參考電流,使一顯示資料轉換成與該參考電流具有一電流比率之一輸出電流,該輸出電流並產生對應額示驅動電壓,以及比較該顯示驅動電壓及一預定顯示驅動電壓後,修正該電流比率,以調整該輸出電流,使該顯示驅動電壓趨近該預定顯示驅動電壓。
- 12. 如申請專利範圍第 11項所述校正一顯示驅動電壓之方法,其中該顯示資料轉換成與該參考電流具有一電流 比率之一輸出電流,係利用一電流鏡方式,使該電流鏡



之一第一電流路徑上使用該參考電流,複數個第二電流路徑上所有電流構成該輸出電流。




- 13. 如申請專利範圍第12項所述校正一顯示驅動電壓之方法,其中比較該顯示驅動電壓及一預定顯示驅動電壓,更包括下列步驟:
- 產生一比較結果;以及依據該比較結果產生一設定值以修正該電流比率。
- 14. 如申請專利範圍第13項所述校正一顯示驅動電壓之方法,其中當該顯示驅動電壓大於該預定顯示驅動電壓時,使用該設定值以降低該電流比率,以及當該顯示驅動電壓小於該預定顯示驅動電壓時,使用該設定值以增加該電流比率。
- 15. 如申請專利範圍第13項所述校正一顯示驅動電壓之方法,其中該顯示驅動電壓大於該預定顯示驅動電壓時,該比較結果為一第一邏輯準位時,進入一第一操作狀態,來降低該電流比率,以及當該顯示驅動電壓小於該預定顯示驅動電壓時,比較結果為一第二邏輯準位時,進入一第二操作狀態,來增加該電流比率。
- 16. 如申請專利範圍第15項所述之校正一顯示驅動電壓方法,其中當處於該第一操作狀態,而該比較結果為該




第二邏輯準位時,則由該第一操作狀態進入一第三操作狀態以維持該設定值,以及當處於該第二操作狀態,而該比較結果為該第一邏輯準位時,由該第二操作狀態進入該第三操作狀態以維持該設定值。





厘



画

